

LUIS OTAVIO FONTENELLE GONÇALVES*

SUMARIO

Este trabalho tem por objetivo apresentar uma Metodologia de Projeto, que permita ao Engenheiro de Sistemas Brasileiro utilizar, de maneira confiável, técnicas modernas de Projeto de Circuitos Integrados Semi-Dedicados na modalidade Gate Array, com vistas ao desenvolvimento de Sistemas.

ABSTRACT

The purpose of this paper is to present a Design Methodology to be used by the Brazilian System Design Engineers, in order to permit them to reliably use the modern techniques of Semi-Custom IC Design using the Gate Array approach, in the development of their Systems.

* Engenheiro de Eletrônica (ITA, 1967)
Gerente de Projetos da Elebra Microeletrônica S.A.
Rua Bogaert, 326
Fone: PABX (011) 272-4255 CEP 04298

Pesquisas recentes no mercado de usuários potenciais de circuitos integrados semi-dedicados nos Estados Unidos indicaram que, em 1984, 83% deste mercado ainda não tinha aderido à modalidade Gate Array, preferindo se ater aos componentes de catálogo. Para 1988, no entanto, as previsões são otimistas, e indicam que mais da metade dos usuários potenciais estarão utilizando Gate Arrays.

O principal elemento motivador dessa adesão em massa aos Gate Arrays foi o barateamento da produção e consequente diminuição do volume mínimo econômico de encomenda. Hoje em dia pode-se pensar em encomendas de cerca de 1000 unidades, com custo por componente apenas cerca de 100% superior ao de uma encomenda de 50 000 unidades.

Isso permitiu que companhias com pequeno volume de produção passassem a empregar Gate Arrays.

Outro elemento motivador foi a facilidade de projeto. A rigor um projeto com Gate Arrays não exige da Engenharia de Sistemas um volume de conhecimento maior que aquele necessário para um projeto com componentes de catálogo. Com o aumento da densidade dos circuitos integrados, tornou-se possível a implementação de células com grau de complexidade bastante grande, como por exemplo uma memória 16x4 similar a 74LS189, ou uma unidade lógica - aritmética semelhante à 74LS181.

As principais vantagens de um sistema implementado com Gate Arrays sobre um sistema cuja lógica aleatória é implementada com componentes tipo 74LS são:

- diminuição do tamanho do sistema
- redução do custo dos componentes
- simplificação da montagem
- diminuição da potência consumida
- melhoria do desempenho
- maior segurança industrial

Este último item é particularmente importante para a Engenharia de Sistemas Brasileira, porque a engenharia reversa sobre circuitos dedicados pode exigir um volume de recursos maior que o próprio projeto.

Vemos então como bastante oportuna a implantação de facilidades de projeto de CI's semi-dedicados no Brasil, e entendemos que estas facilidades terão necessariamente de ser implantadas de modo a criar uma imagem de confiança nos clientes.

Para tanto é essencial uma Metodologia de Projeto, que defina de forma inequívoca a interface entre o cliente e o fornecedor.

A METODOLOGIA

Chamaremos de Fornecedor a entidade que irá fornecer ao Cliente as ferramentas necessárias ao desenvolvimento do projeto. O Fornecedor será também o responsável pelo

provimento dos componentes, caso o cliente decida pela produção do Sistema.

O relacionamento entre o Fornecedor e o Cliente poderá se fazer de duas maneiras:

- a) O Cliente projeta o CI utilizando as ferramentas do Fornecedor.
- b) O Fornecedor projeta o CI para o Cliente, a partir de especificações bem definidas.

A primeira opção é certamente a mais conveniente para ambas as partes, mas o Fornecedor tem que estar apto a desempenhar a segunda opção. A grande dificuldade da segunda é a definição da interface entre o cliente e o Fornecedor, como veremos em seguida.

Caso o Cliente esteja apto a desenvolver o seu próprio projeto, ele deve procurar o Fornecedor com as seguintes etapas já cumpridas:

- Especificação Funcional, incluindo diagrama de tempo dos sinais de entrada/saída.
- Projeto Lógico, o qual poderá estar desenvolvido a nível, por exemplo, da família 74LSTTL.

O Cliente será então submetido a um curso de uma semana de duração, no qual lhe serão apresentadas as ferramentas necessárias à conclusão do seu projeto. As etapas a serem vencidas, basicamente, são:

- Entrada do Circuito: O objetivo é gerar um programa que descreva as interconexões entre os blocos funcionais.

Entende-se aqui por blocos funcionais aquelas funções lógicas constantes na biblioteca de funções do Fornecedor.

Idealmente, esta biblioteca deve conter as funções constantes nas famílias lógicas mais conhecidas (74LSTTL, 4000CMOS, etc), podendo ir além, apresentando por exemplo geradores de sequências pseudo-aleatórias, contadores Johnson, etc.

Nota-se aqui a aplicação do conceito do projeto hierarquizado em que, a partir de células primitivas, criam-se funções lógicas mais complexas, de modo a facilitar o entendimento do Sistema. Mais tarde, após terminada a entrada do circuito e verificada a sua consistência mediante uma compilação, a lógica será reduzida às células elementares.

- Verificação do Circuito: Após compilada a entrada do Circuito e verificada a sua consistência, e reduzida a sua lógica a simples células elementares, será rodado um programa que fornecerá, a partir da conectividade e da complexidade do circuito, uma estimativa do atraso para cada nó. Esta estimativa de atraso é estatística e baseada numa "cultura" que o Sistema de Desenvolvimento possui sobre o processo.

- Verificação Funcional: é a simulação lógica do circuito.

Para tanto será gerado um programa que simulará as formas de ondas de entrada.

Este programa, juntamente com a entrada do circuito, será submetido a uma simulação lógica que terá como saída uma descrição no tempo do comportamento de todos os nós de circuito. O arquivo de saída pode ser especificado para validar funcionalmente o circuito, bem como para a detecção de "glitches" ou atrasos críticos de propagação em determinados ramos. A simulação lógica deverá efetuar uma cobertura total de circuito, ou seja, todos os nós deverão ser exercitados ao menos uma vez em ambos os sentidos (0→1 e 1→0), e o Sistema de Desenvolvimento deve estar apto a fornecer esse dado.

- Geração do Vetor de Testes: Basicamente é um programa que transforma o arquivo de saída da simulação lógica e o formata de modo que as entradas passam a ser as entradas do equipamento automático de teste (ATE), e as saídas serão usadas pelo ATE para verificar o funcionamento do CI na produção.
- Diagrama de ligações: Após a verificação funcional já se pode definir exatamente o tipo de família a ser utilizada, em função dos atrasos verificados.

O grau de complexidade do componente também é facilmente definido em função do número de portas equivalentes que o CI possui. O tipo de empacotamento é especificado pelo Cliente, e é rodado o programa que define as ligações entre o empacotamento e o "chip". É importante que estas informações sejam repassadas através de um software interativo, que alerte o Cliente sobre ligações proibidas, números de pinos de V_{dd} e V_{ss} necessários, conexões de substrato, etc.

Todas estas etapas a serem desenvolvidas pelo Cliente serão assistidas pelo Fornecedor. Para tanto será designado um Engenheiro de Aplicação, que será o responsável da parte do Fornecedor pelo Projeto. Note-se que, uma vez terminadas essas etapas, está automaticamente definida a interface entre Cliente e Fornecedor. Será assinado um documento por ambas as partes, em que o Cliente afirma que o componente por ele desejado possui as características constantes no diretório para ele designado quando do início do projeto, e o Fornecedor se compromete a fornecer uma certa quantidade de protótipos com aquelas características.

Caso o Cliente solicite o projeto ao Fornecedor, este deverá colocar o Cliente a par de todas as etapas a serem desenvolvidas e o mesmo documento deverá ser assinado. Aqui surgem dúvidas quanto à capacidade do Cliente de entender as saídas dos programas e identificá-las com as suas especificações, bem como quanto à capacidade do Fornecedor entender as especificações do Cliente, nem sempre suficientemente maduras.

Observa-se normalmente na Engenharia de Sistemas no Brasil uma tendência a se atropelar as especificações, em favor de um prazo menor para a conclusão do primeiro protótipo, o qual por sua vez muito pouco tem a ver com o protótipo industrial. Obviamente em projeto de circuitos integrados, dado o alto custo de qualquer retrabalho, essa é uma maneira de projetar que deve ser evitada.

Uma vez apresentadas as etapas da metodologia a serem vencidas com as ferramentas de software à disposição do Cliente, passemos a uma rápida descrição do que consideramos ser matéria indispensável do curso:

- Informação básica: entendemos como informação básica aquela necessária ao entendimento dos itens seguintes:

Estrutura CMOS
Estrutura de um Gate Array
Conceito de células e funções
Conceito de portas equivalentes

- Documentos de Especificação do Circuito e de Aceitação das Etapas: Estes documentos são divididos nos seguintes blocos:

- a) Especificações iniciais: informações sobre o usuário, formato de entrada/saída, caminhos críticos, limitações de potência, etc.
- b) Relação dos arquivos para aceitação do projeto.
- c) Especificações Finais: adiciona às especificações iniciais a descrição do circuito e os resultados da simulação.
- d) Documentos Finais: são 3, a saber:
 1. Relatório de Término do Projeto, que libera o projeto para lay-out.
 2. Relatório de Aprovação de Desempenho, que verifica o projeto com os comprimentos reais das interligações, e que libera o projeto para fabricação.
 3. Relatório de Aprovação do Protótipo, que libera o Protótipo para Produção, a ser coberta em contrato separado.

- Escolha do Tipo de Gate Array: O projetista, para escolher a família de Gate Array a ser utilizada no projeto, precisa simular o seu circuito com dados de atraso da família que ele ainda não escolheu. É o chamado "dilema do Projetista", que só a experiência soluciona. No entanto, devem ser apresentados ao projetista os itens que o ajudam a resolver esse dilema; quais sejam:

- a) Como elaborar um diagrama de blocos funcional a partir da Biblioteca de Funções
- b) Como identificar os caminhos críticos.

- Escolha do Tamanho do Gate Array: Que tamanho deve ter o componente é outro item importante, e que vai ditar em boa parte o custo de produção.

- Otimização do Projeto: Um Gate Array pode ser otimizado de 3 maneiras:

- a) Melhorando-se a velocidade
- b) Reduzindo-se o número de portas
- c) Reduzindo-se a pinagem

As técnicas para se atingir esses objetivos devem ser discutidas.

- Seleção do Tipo de Empacotamento: Muito embora o Cliente normalmente já saiba que tipo de empacotamento ele quer, ele deve ser informado sobre as facilidades de em pacotamento à sua disposição.
- Preparação do Diagrama de Ligação: Como vimos, é uma etapa importante do projeto, e como tal deve ser tratada no curso.
- Estimativa de Potência: Importante em algumas aplicações, a estimativa de potência é um dado bastante fácil de ser levantado em Gate Arrays, dado que uma família consolidada deve ter uma figura de dissipação, expressa em (mW) / (frequência x (número de portas equivalentes)).
- Testabilidade e Confiabilidade: Com o aumento da complexidade, a questão da testabilidade assumiu uma enorme importância, e na verdade ela constitui item de aceita ção do projeto. Normalmente não deve ser aceito um padrão de testes que não cubra todos os nós do circuito. A confiabilidade também deverá ser abordada, recomendando-se por exemplo o emprego de sistemas síncronos.
- Preparação do Padrão de Testes: O padrão de testes a ser usado na produção será aquele fornecido pelo Cliente, derivado da simulação lógica. Porém os fornecedores costumam estabelecer um limite para o comprimento do padrão de testes.

Especial atenção deve ser dada ao diálogo homem-computador, já que o engenheiro de sistemas, em geral, não está familiarizado com o uso de terminais.

Ele deverá ser inicializado ao acesso ao computador, bem como à edição de arquivos. Um software interativo é essencial para que o engenheiro de sistemas encare o computador de forma amigável.

O curso não pode terminar sem um exemplo de aplicação, em que o Cliente desenvolve um projeto simples, fazendo uso do software e vencendo todas as etapas acima descritas.